Tradicionalmente, los multiplicadores habituales se utilizan para multiplicar señales por una constante, pero la multiplicación por una constante puede considerarse como una operación especial que requiere el desarrollo de multiplicadores especializados. Se están desarrollando diferentes métodos para acelerar las multiplicaciones. Una larga lista de métodos implementa la multiplicación en un grupo de bits. El más conocido es el algoritmo de Booth, que implementa la multiplicación de dos dígitos. Proponemos una modificación del algoritmo para la multiplicación por tres dígitos al mismo tiempo. Esta solución reduce el número de productos parciales y acelera la operación del multiplicador. El documento presenta los resultados de un análisis comparativo de las características del algoritmo de Booth y el algoritmo propuesto. Además, se ilustra una comparación con los multiplicadores FPGA integrados.