Se desarrolló un dispositivo de transistor de efecto de campo de múltiples láminas (mNS-FET) para maximizar la controlabilidad de la compuerta al hacer que el canal tenga forma de lámina. El mNS-FET tiene una controlabilidad de la compuerta superior para los canales apilados; en consecuencia, puede reducir significativamente el efecto de canal corto (SCE); sin embargo, el punch-through ocurre inevitablemente en la porción del canal inferior que no está rodeada por compuertas, lo que resulta en una gran corriente de fuga. Además, a medida que el tamaño del dispositivo semiconductor disminuye a varios nanómetros, aumenta la influencia de la resistencia parásita y la capacitancia parásita. Por lo tanto, es esencial aplicar una co-optimización de diseño-tecnología, que analice no solo las características desde la perspectiva del dispositivo sino también el rendimiento desde la perspectiva del circuito. En este estudio, utilizamos la simulación de Diseño Asistido por Computadora de Tecnología (TCAD) para analizar las características del dispositivo y fabricamos directamente un modelo que describe las características corriente-voltaje y capacitancia de compuerta del dispositivo utilizando parámetros de Berkeley short-channel insulated-gate field-effect transistor-common multi-gate (BSIM-CMG). A través de este modelo, completamos la simulación del Programa de Simulación con Énfasis en Circuitos Integrados (SPICE) para el análisis de circuitos y lo analizamos desde el punto de vista de dispositivos y circuitos. Al comparar las características según la presencia o ausencia de óxido inferior mediante el método de investigación anterior, se confirmó que la pendiente de subumbral (SS) y la disminución de la barrera inducida por el drenaje (DIBL) mejoran, y la potencia y el rendimiento en las características del circuito aumentan.